嵌入式FPGA系统设计高级工程师培训·深圳

□ 课程名称：嵌入式FPGA系统设计高级工程师·深圳

□ 课程时间：2008年03月26-03月30日(共5天)

□ 培训地点：深圳

□ 培训目标
1．系统地了解FPGA的逻辑结构；
2．掌握Verilog 硬件描述语言设计方法；
3．掌握一种FPGA电路设计流程和方法；
4．掌握基于FPGA的IP开发方法；
5．掌握基于SOPC的系统设计方法；
6．最终掌握一种新的基于FPGA的嵌入式系统设计方法。
帮助您的企业实现以下目标：
（1）提升现有开发团队技术，进一步掌握利用FPGA的数字设计的技术，培养能独立开发嵌入式系统的高级工程师；
（2）技术升级及产品更新换代，将过去独立的处理器系统改造为由一片FPGA实现的嵌入式系统。

□ 培训对象
嵌入式数字系统和SOPC项目经理，嵌入式数字系统和SOPC硬件/软件开发人员，嵌入式系统分析设计人员、嵌入式测试工程师、嵌入式操作系统工程师、嵌入式数字系统移植工程师，以及想从事嵌入式数字系统开发的开发人员。

□ 学员基础
1．具备数字逻辑电路和系统的基本知识；
2．具备C语言、汇编语言和硬件描述语言的基本知识；
3．至少使用过一种微处理器开发板，具备嵌入式系统开发经验，做过嵌入式项目开发。

□ 培训方式
本课程在讲授Verilog HDL语言的基础上，通过上机操作ModelSim6.0和Quartus6.0软件工具，结合实例演示FPGA嵌入式系统设计方法，详细阐述数字电路和系统的开发过程和方法。本课程为学习方便采用主流实验设备——GX-SOC/SOPC-EP2C35创新开发实验平台。通过“项目驱动、案例导向”进行启发式教学。每天培训均有理论讲解和动手实践，边学边做。最后安排综合项目案例供学员实习，并由资深教师辅导答疑，结合项目案例培养动手能力和解决实际问题能力。主要掌握以下：
1）用RTL Verilog 构建可综合的数字逻辑电路和系统；
2）用Verilog行为描述风格的模块对设计进行验证；
3）把RTL模块综合成Verilog逻辑网表；
4）用布局布线把设计转变成门级网表和延迟参数文件；
5）学习和掌握Verilog物理电路模型的后仿真；
6）FPGA硬件电路代码的下载；
7）如何在实际电路上调试状态机和逻辑电路；
8）如何使用工具提供的参数化模块；
9） NiosII核的使用：学会操作SOPC-Builder用现成的IP核和自己设计的逻辑电路IP核构建一个虽然很小但完整的硬件系统。
10）学习使用IDE, 构建一个可在完整的嵌入式硬件系统上运行的软件系统。使一个小软件在NiosII处理器核与现成的IP核和自己设计的硬IP核构成的小硬件系统上正常地运行。
区别于纯理论式教学，在每天课程后增加一个小时的工程项目实践时间，针对各行业客户需求，由资深专家提供项目方案的咨询服务。

□ 课程费用：3800 元/人（含教材、培训费、培训期间午餐以及学习用具等）食宿统一安排，费用自理。
□ 课程内容：
      了解课程详细内容，请与我们联系。
□ 联系方式：
      地  址：北京万寿路27号信息产业部万寿路机关9号楼
      单  位：信息产业部电子信息中心职业技能培训中心
      邮  编：100846
      联系人：葛红艳
      电  话：010-51945406     传  真：010-51945407
      E-mail：itchina@miiceic.org.cn
      请在开班前至少一周将嵌入式FPGA系统设计高级工程师报名回执发送给我们，我们会尽快给您寄发“报到通知”，告知上课地点及乘车路线等相关事宜。
□ 课程指定付款帐户：
      户  名：中程在线（北京）科技有限公司
       开户行：中国工商银行北京北辛安支行
       帐  号：0200005819200037324

• ARM体系结构与编程培训·北京
• Linux从入门到精通培训·北京
• 嵌入式FPGA系统设计高级工程师培训·北京
• 嵌入式Linux系统（高级）开发工程师培训·北京
• 嵌入式Linux系统（高级）开发工程师·南京